聯(lián)系我們
東莞市眾升儀器有限公司
業(yè)務(wù)部
聯(lián)系人:陳平
聯(lián)系電話:0769-23131676
傳真號(hào)碼:0769-23131096
移動(dòng)電話:15989633801(微信同號(hào))
Email:ZS1717@163.com
QQ:782352024
地址:東莞市莞城街道東城路莞城段33號(hào)405室
公司網(wǎng)址:http://m.ajz7.cn
文章詳情
EMI/EMC設(shè)計(jì)經(jīng)典70問(wèn)答(二)
日期:2025-04-30 07:23
瀏覽次數(shù):935
摘要:17、請(qǐng)說(shuō)明一下什么時(shí)候用分割底層來(lái)減少干擾,什么時(shí)候用地層分區(qū)來(lái)減少干擾。
答:分割底層,我還沒(méi)聽(tīng)說(shuō)過(guò),什么意思?是否能舉個(gè)例子。 地層分割,主要是為了提??擾源和**擾體之間的隔離度,如數(shù)模之間的隔離。當(dāng)然分割也會(huì)帶來(lái)諸如跨分割等信號(hào)完整性問(wèn)題,利用ansoft的SIwave可以方便的檢查任意點(diǎn)之間的隔離度。當(dāng)然提高隔離度,還有其它辦法,分層、去耦、單點(diǎn)連接、都是辦法,具體應(yīng)用的效果可以用軟件仿真。
18、電容跨接兩個(gè)不同的電源銅箔分區(qū)用作高頻信號(hào)的回流路徑,眾所周知電容隔直流通交流,頻率越高電流越流暢,我...
17、請(qǐng)說(shuō)明一下什么時(shí)候用分割底層來(lái)減少干擾,什么時(shí)候用地層分區(qū)來(lái)減少干擾。
答:分割底層,我還沒(méi)聽(tīng)說(shuō)過(guò),什么意思?是否能舉個(gè)例子。 地層分割,主要是為了提??擾源和**擾體之間的隔離度,如數(shù)模之間的隔離。當(dāng)然分割也會(huì)帶來(lái)諸如跨分割等信號(hào)完整性問(wèn)題,利用ansoft的SIwave可以方便的檢查任意點(diǎn)之間的隔離度。當(dāng)然提高隔離度,還有其它辦法,分層、去耦、單點(diǎn)連接、都是辦法,具體應(yīng)用的效果可以用軟件仿真。
18、電容跨接兩個(gè)不同的電源銅箔分區(qū)用作高頻信號(hào)的回流路徑,眾所周知電容隔直流通交流,頻率越高電流越流暢,我的疑惑是現(xiàn)今接入PCB中的電平大都是經(jīng)過(guò)慮除交流的,那么如前所述電容通過(guò)的是什么呢?"交流的信號(hào)"嗎?
答1:這個(gè)問(wèn)題很有點(diǎn)玄妙,沒(méi)見(jiàn)過(guò)很服人的解釋。對(duì)于交流,理想的是,電源和地“短路”,然而實(shí)際上其間的阻抗不可能真的是0 。你說(shuō)的電容,容量不能太大,以體現(xiàn)出“低頻一點(diǎn)接地,搞頻多點(diǎn)接地”這一原則。這大概就是該電容的存在價(jià)值。經(jīng)常遇到這樣的情況:2個(gè)各自帶有電源的部件連接后,產(chǎn)生了莫名其妙的干擾,用個(gè)瓷片電容跨在2個(gè)電源間,干擾就沒(méi)了。
答2:該電容是用來(lái)做穩(wěn)壓和EMI用的,通過(guò)的是交流信號(hào)?!艾F(xiàn)今接入PCB中的電平大都是經(jīng)過(guò)慮除交流的”的確如此,不過(guò)別忘了,數(shù)字電路本身就會(huì)產(chǎn)生交流信號(hào)而對(duì)電源造成干擾,當(dāng)大量的開(kāi)關(guān)管同時(shí)作用時(shí),對(duì)電源造成的波動(dòng)是非常大的。不過(guò)在實(shí)際中,這種電容主要是起到輔助的作用,用來(lái)提高系統(tǒng)的性能,其它地方設(shè)計(jì)的好的話,完全可以不要。
答3:交流即是變化的。對(duì)于所謂的直流電平,比如電源來(lái)說(shuō),由于布線存在阻抗,當(dāng)他的負(fù)載發(fā)生變化,對(duì)電源的需求就會(huì)變化,或大或小。這種情況下,“串聯(lián)”的布線阻抗就會(huì)產(chǎn)生或大或小的壓降。于是,直流電源上就有了交流的信號(hào)。這個(gè)信號(hào)的頻率與負(fù)責(zé)變化的頻率有關(guān)。電容的作用在于,就近存儲(chǔ)一定的電荷能量,讓這種變化所需要的能量可以直接從電容處獲得。近似地,電容(這時(shí)可以看成電源啦)和負(fù)載之間好像就有了一條交流回路。電容起到交流回路的作用,大致就是這樣的吧……
19、公司新做了一款手機(jī),在做3C認(rèn)證時(shí)有一項(xiàng)輻射指標(biāo)沒(méi)過(guò),頻率為50-60M,超過(guò)了5dB,應(yīng)該是充電器引起的,就加了幾個(gè)電容,其它的沒(méi)有,電容有1uF,100uF的。請(qǐng)問(wèn)有沒(méi)有什么好的解決方案(不改充電器只更改手機(jī)電路)。在手機(jī)板的充電器的輸入端加電容能解決嗎?
答1:電容大的加大,小的改小,串個(gè)BIT,不過(guò)是電池導(dǎo)致的可能性不是很大。
答2:你將變頻電感的外殼進(jìn)行對(duì)地短接和屏蔽試試。
20、PCB設(shè)計(jì)如何避免高頻干擾?
答:避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾,也就是所謂的串?dāng)_(Crosstalk)??捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離,或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。
21、PCB設(shè)計(jì)中如何解決高速布線與EMI的沖突?
答:因EMI所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, *好先用安排走線和PCB疊層的技巧來(lái)解決或減少EMI的問(wèn)題, 如高速信號(hào)走內(nèi)層。 *后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。
22、若干PCB組成系統(tǒng),各板之間的地線應(yīng)如何連接?
答:各個(gè)PCB板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí),例如A板子有電源或信號(hào)送到B板子,一定會(huì)有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會(huì)找阻抗*小的地方流回去。所以,在各個(gè)不管是電源或信號(hào)相互連接的接口處,分配給地層的管腳數(shù)不能太少,以降低阻抗,這樣可以降低地層上的噪聲。另外,也可以分析整個(gè)電流環(huán)路,尤其是電流較大的部分,調(diào)整地層或地線的接法,來(lái)控制電流的走法(例如,在某處制造低阻抗,讓大部分的電流從這個(gè)地方走),降低對(duì)其它較敏感信號(hào)的影響。
23、PCB設(shè)計(jì)中差分信號(hào)線中間可否加地線?
答:差分信號(hào)中間一般是不能加地線。因?yàn)椴罘中盘?hào)的應(yīng)用原理*重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來(lái)的好處,如flux cancellation,抗噪聲(noise immunity)能力等。若在中間加地線,便會(huì)破壞耦合效應(yīng)。
24、適當(dāng)選擇PCB與外殼接地的點(diǎn)的原則是什么?
答:選擇PCB與外殼接地點(diǎn)選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如,通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接,以盡量縮小整個(gè)電流回路面積,也就減少電磁輻射。
25、在電路板尺寸固定的情況下,如果設(shè)計(jì)中需要容納更多的功能,就往往需要提高PCB的走線密度,但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng),同時(shí)走線過(guò)細(xì)也使阻抗無(wú)法降低,請(qǐng)介紹在高速(>100MHz)高密度PCB設(shè)計(jì)中的技巧?
答:在設(shè)計(jì)高速高密度PCB時(shí),串?dāng)_(crosstalk interference)確實(shí)是要特別注意的,因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方:
1.控制走線特性阻抗的連續(xù)與匹配。
2.走線間距的大小。一般??吹降拈g距為兩倍線寬。可以透過(guò)仿真來(lái)知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響,找出可容忍的*小間距。不同芯片信號(hào)的結(jié)果可能不同。
3.選擇適當(dāng)?shù)亩私臃绞健?br> 4.避免上下相鄰兩層的走線方向相同,甚至有走線正好上下重迭在一起,因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。
5.利用盲埋孔(blind/buried via)來(lái)增加走線面積。但是PCB板的制作成本會(huì)增加。 在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長(zhǎng),不過(guò)還是要盡量做到。
除此以外,可以預(yù)留差分端接和共模端接,以緩和對(duì)時(shí)序與信號(hào)完整性的影響。
26、PCB設(shè)計(jì)中模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時(shí)LC比RC濾波效果差?
答: LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。 因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低,而電感值又不夠大,這時(shí)濾波效果可能不如RC。但是,使用RC濾波要付出的代價(jià)是電阻本身會(huì)耗能,效率較差,且要注意所選電阻能承受的功率。
27、PCB設(shè)計(jì)中濾波時(shí)選用電感,電容值的方法是什么?
答:電感值的選用除了考慮所想濾掉的噪聲頻率外,還要考慮瞬時(shí)電流的反應(yīng)能力。如果LC的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流,則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度,增加紋波噪聲(ripple noise)。 電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小,電容值會(huì)較大。而電容的ESR/ESL也會(huì)有影響。 另外,如果這LC是放在開(kāi)關(guān)式電源(switching regulation power)的輸出端時(shí),還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。
28、EMI的問(wèn)題和信號(hào)完整性的問(wèn)題,是相互關(guān)聯(lián)的,如何在定義標(biāo)準(zhǔn)的過(guò)程中,平衡兩者?
答:信號(hào)完整性和EMC還處于草案中不便于公開(kāi),至信號(hào)完整性和EMI兩者如何平衡,這不是測(cè)試規(guī)范的事,如果要達(dá)到二者平衡,*好是降低通信速度,但大家都不認(rèn)可。
29、PCB設(shè)計(jì)中如何盡可能的達(dá)到EMC要求,又不致造成太大的成本壓力?
答: PCB板上會(huì)因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外,通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過(guò)EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。
1、盡可能選用信號(hào)斜率(slew rate)較慢的器件,以降低信號(hào)所產(chǎn)生的高頻成分。
2、注意高頻器件擺放的位置,不要太靠近對(duì)外的連接器。
3、注意高速信號(hào)的阻抗匹配,走線層及其回流電流路徑(return current path), 以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼暋L貏e注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。
5、對(duì)外的連接器附近的地可與地層做適當(dāng)分割,并將連接器的地就近接到chassis ground。
6、可適當(dāng)運(yùn)用ground guard/shunt traces在一些特別高速的信號(hào)旁。但要注意guard/shunt traces對(duì)走線特性阻抗的影響。
7、電源層比地層內(nèi)縮20H,H為電源層與地層之間的距離。
30、PCB設(shè)計(jì)中當(dāng)一塊PCB板中有多個(gè)數(shù)/模功能塊時(shí),常規(guī)做法是要將數(shù)/模地分開(kāi),原因何在?
答:將數(shù)/模地分開(kāi)的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲,噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近,則即使數(shù)模信號(hào)不交叉, 模擬的信號(hào)依然會(huì)被地噪聲干擾。也就是說(shuō)數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。
31、在高速PCB設(shè)計(jì)時(shí),設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢?
答:一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.一個(gè)好的EMI/EMC設(shè)計(jì)必須一開(kāi)始布局時(shí)就要考慮到器件的位置, PCB迭層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒(méi)有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲. 另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. *后, 適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassis ground)。
32、PCB設(shè)計(jì)時(shí),怎樣通過(guò)安排迭層來(lái)減少EMI問(wèn)題?
答:首先,EMI要從系統(tǒng)考慮,單憑PCB無(wú)法解決問(wèn)題。層疊對(duì)EMI來(lái)講,我認(rèn)為主要是提供信號(hào)*短回流路徑,減小耦合面積,抑制差模干擾。另外地層與電源層緊耦合,適當(dāng)比電源層外延,對(duì)抑制共模干擾有好處。
答:分割底層,我還沒(méi)聽(tīng)說(shuō)過(guò),什么意思?是否能舉個(gè)例子。 地層分割,主要是為了提??擾源和**擾體之間的隔離度,如數(shù)模之間的隔離。當(dāng)然分割也會(huì)帶來(lái)諸如跨分割等信號(hào)完整性問(wèn)題,利用ansoft的SIwave可以方便的檢查任意點(diǎn)之間的隔離度。當(dāng)然提高隔離度,還有其它辦法,分層、去耦、單點(diǎn)連接、都是辦法,具體應(yīng)用的效果可以用軟件仿真。
18、電容跨接兩個(gè)不同的電源銅箔分區(qū)用作高頻信號(hào)的回流路徑,眾所周知電容隔直流通交流,頻率越高電流越流暢,我的疑惑是現(xiàn)今接入PCB中的電平大都是經(jīng)過(guò)慮除交流的,那么如前所述電容通過(guò)的是什么呢?"交流的信號(hào)"嗎?
答1:這個(gè)問(wèn)題很有點(diǎn)玄妙,沒(méi)見(jiàn)過(guò)很服人的解釋。對(duì)于交流,理想的是,電源和地“短路”,然而實(shí)際上其間的阻抗不可能真的是0 。你說(shuō)的電容,容量不能太大,以體現(xiàn)出“低頻一點(diǎn)接地,搞頻多點(diǎn)接地”這一原則。這大概就是該電容的存在價(jià)值。經(jīng)常遇到這樣的情況:2個(gè)各自帶有電源的部件連接后,產(chǎn)生了莫名其妙的干擾,用個(gè)瓷片電容跨在2個(gè)電源間,干擾就沒(méi)了。
答2:該電容是用來(lái)做穩(wěn)壓和EMI用的,通過(guò)的是交流信號(hào)?!艾F(xiàn)今接入PCB中的電平大都是經(jīng)過(guò)慮除交流的”的確如此,不過(guò)別忘了,數(shù)字電路本身就會(huì)產(chǎn)生交流信號(hào)而對(duì)電源造成干擾,當(dāng)大量的開(kāi)關(guān)管同時(shí)作用時(shí),對(duì)電源造成的波動(dòng)是非常大的。不過(guò)在實(shí)際中,這種電容主要是起到輔助的作用,用來(lái)提高系統(tǒng)的性能,其它地方設(shè)計(jì)的好的話,完全可以不要。
答3:交流即是變化的。對(duì)于所謂的直流電平,比如電源來(lái)說(shuō),由于布線存在阻抗,當(dāng)他的負(fù)載發(fā)生變化,對(duì)電源的需求就會(huì)變化,或大或小。這種情況下,“串聯(lián)”的布線阻抗就會(huì)產(chǎn)生或大或小的壓降。于是,直流電源上就有了交流的信號(hào)。這個(gè)信號(hào)的頻率與負(fù)責(zé)變化的頻率有關(guān)。電容的作用在于,就近存儲(chǔ)一定的電荷能量,讓這種變化所需要的能量可以直接從電容處獲得。近似地,電容(這時(shí)可以看成電源啦)和負(fù)載之間好像就有了一條交流回路。電容起到交流回路的作用,大致就是這樣的吧……
19、公司新做了一款手機(jī),在做3C認(rèn)證時(shí)有一項(xiàng)輻射指標(biāo)沒(méi)過(guò),頻率為50-60M,超過(guò)了5dB,應(yīng)該是充電器引起的,就加了幾個(gè)電容,其它的沒(méi)有,電容有1uF,100uF的。請(qǐng)問(wèn)有沒(méi)有什么好的解決方案(不改充電器只更改手機(jī)電路)。在手機(jī)板的充電器的輸入端加電容能解決嗎?
答1:電容大的加大,小的改小,串個(gè)BIT,不過(guò)是電池導(dǎo)致的可能性不是很大。
答2:你將變頻電感的外殼進(jìn)行對(duì)地短接和屏蔽試試。
20、PCB設(shè)計(jì)如何避免高頻干擾?
答:避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾,也就是所謂的串?dāng)_(Crosstalk)??捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離,或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。
21、PCB設(shè)計(jì)中如何解決高速布線與EMI的沖突?
答:因EMI所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, *好先用安排走線和PCB疊層的技巧來(lái)解決或減少EMI的問(wèn)題, 如高速信號(hào)走內(nèi)層。 *后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。
22、若干PCB組成系統(tǒng),各板之間的地線應(yīng)如何連接?
答:各個(gè)PCB板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí),例如A板子有電源或信號(hào)送到B板子,一定會(huì)有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會(huì)找阻抗*小的地方流回去。所以,在各個(gè)不管是電源或信號(hào)相互連接的接口處,分配給地層的管腳數(shù)不能太少,以降低阻抗,這樣可以降低地層上的噪聲。另外,也可以分析整個(gè)電流環(huán)路,尤其是電流較大的部分,調(diào)整地層或地線的接法,來(lái)控制電流的走法(例如,在某處制造低阻抗,讓大部分的電流從這個(gè)地方走),降低對(duì)其它較敏感信號(hào)的影響。
23、PCB設(shè)計(jì)中差分信號(hào)線中間可否加地線?
答:差分信號(hào)中間一般是不能加地線。因?yàn)椴罘中盘?hào)的應(yīng)用原理*重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來(lái)的好處,如flux cancellation,抗噪聲(noise immunity)能力等。若在中間加地線,便會(huì)破壞耦合效應(yīng)。
24、適當(dāng)選擇PCB與外殼接地的點(diǎn)的原則是什么?
答:選擇PCB與外殼接地點(diǎn)選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如,通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接,以盡量縮小整個(gè)電流回路面積,也就減少電磁輻射。
25、在電路板尺寸固定的情況下,如果設(shè)計(jì)中需要容納更多的功能,就往往需要提高PCB的走線密度,但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng),同時(shí)走線過(guò)細(xì)也使阻抗無(wú)法降低,請(qǐng)介紹在高速(>100MHz)高密度PCB設(shè)計(jì)中的技巧?
答:在設(shè)計(jì)高速高密度PCB時(shí),串?dāng)_(crosstalk interference)確實(shí)是要特別注意的,因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方:
1.控制走線特性阻抗的連續(xù)與匹配。
2.走線間距的大小。一般??吹降拈g距為兩倍線寬。可以透過(guò)仿真來(lái)知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響,找出可容忍的*小間距。不同芯片信號(hào)的結(jié)果可能不同。
3.選擇適當(dāng)?shù)亩私臃绞健?br> 4.避免上下相鄰兩層的走線方向相同,甚至有走線正好上下重迭在一起,因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。
5.利用盲埋孔(blind/buried via)來(lái)增加走線面積。但是PCB板的制作成本會(huì)增加。 在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長(zhǎng),不過(guò)還是要盡量做到。
除此以外,可以預(yù)留差分端接和共模端接,以緩和對(duì)時(shí)序與信號(hào)完整性的影響。
26、PCB設(shè)計(jì)中模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時(shí)LC比RC濾波效果差?
答: LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。 因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低,而電感值又不夠大,這時(shí)濾波效果可能不如RC。但是,使用RC濾波要付出的代價(jià)是電阻本身會(huì)耗能,效率較差,且要注意所選電阻能承受的功率。
27、PCB設(shè)計(jì)中濾波時(shí)選用電感,電容值的方法是什么?
答:電感值的選用除了考慮所想濾掉的噪聲頻率外,還要考慮瞬時(shí)電流的反應(yīng)能力。如果LC的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流,則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度,增加紋波噪聲(ripple noise)。 電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小,電容值會(huì)較大。而電容的ESR/ESL也會(huì)有影響。 另外,如果這LC是放在開(kāi)關(guān)式電源(switching regulation power)的輸出端時(shí),還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。
28、EMI的問(wèn)題和信號(hào)完整性的問(wèn)題,是相互關(guān)聯(lián)的,如何在定義標(biāo)準(zhǔn)的過(guò)程中,平衡兩者?
答:信號(hào)完整性和EMC還處于草案中不便于公開(kāi),至信號(hào)完整性和EMI兩者如何平衡,這不是測(cè)試規(guī)范的事,如果要達(dá)到二者平衡,*好是降低通信速度,但大家都不認(rèn)可。
29、PCB設(shè)計(jì)中如何盡可能的達(dá)到EMC要求,又不致造成太大的成本壓力?
答: PCB板上會(huì)因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外,通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過(guò)EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。
1、盡可能選用信號(hào)斜率(slew rate)較慢的器件,以降低信號(hào)所產(chǎn)生的高頻成分。
2、注意高頻器件擺放的位置,不要太靠近對(duì)外的連接器。
3、注意高速信號(hào)的阻抗匹配,走線層及其回流電流路徑(return current path), 以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼暋L貏e注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。
5、對(duì)外的連接器附近的地可與地層做適當(dāng)分割,并將連接器的地就近接到chassis ground。
6、可適當(dāng)運(yùn)用ground guard/shunt traces在一些特別高速的信號(hào)旁。但要注意guard/shunt traces對(duì)走線特性阻抗的影響。
7、電源層比地層內(nèi)縮20H,H為電源層與地層之間的距離。
30、PCB設(shè)計(jì)中當(dāng)一塊PCB板中有多個(gè)數(shù)/模功能塊時(shí),常規(guī)做法是要將數(shù)/模地分開(kāi),原因何在?
答:將數(shù)/模地分開(kāi)的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲,噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近,則即使數(shù)模信號(hào)不交叉, 模擬的信號(hào)依然會(huì)被地噪聲干擾。也就是說(shuō)數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。
31、在高速PCB設(shè)計(jì)時(shí),設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢?
答:一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.一個(gè)好的EMI/EMC設(shè)計(jì)必須一開(kāi)始布局時(shí)就要考慮到器件的位置, PCB迭層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒(méi)有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲. 另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. *后, 適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassis ground)。
32、PCB設(shè)計(jì)時(shí),怎樣通過(guò)安排迭層來(lái)減少EMI問(wèn)題?
答:首先,EMI要從系統(tǒng)考慮,單憑PCB無(wú)法解決問(wèn)題。層疊對(duì)EMI來(lái)講,我認(rèn)為主要是提供信號(hào)*短回流路徑,減小耦合面積,抑制差模干擾。另外地層與電源層緊耦合,適當(dāng)比電源層外延,對(duì)抑制共模干擾有好處。